# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-065580

(43)Date of publication of application: 10.03.1995

(51)Int.CI.

G11C 11/41

(21)Application number: 05-214118

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.08.1993

(72)Inventor: SHIRAISHI TAKETORA


FUJIYAMA TOMOAKI

### (54) SEMICONDUCTOR STORAGE DEVICE

# (57)Abstract:

PURPOSE: To obtain a semiconductor storage device with a decrease in current flowing through a bit line or a sense amplifier.

CONSTITUTION: An address change detecting circuit 8 to which an address signal 11 is given is provided. A sensing sensitivity changing means 7 for changing the sensitivity of sensing is connected to a Y selector 32 and a precharge control circuit 51 is connected to a gate electrode of a precharge circuit 5, while an equalization control circuit 61 is connected to a gate electrode of an equalizing circuit 6. The precharge control circuit 51, the equalization control circuit 61 and a latch 73 are given an X address coincidence signal 81 from the address change detecting circuit 8. When there is no change in an address, precharge and equalization are not executed, current consumption with the precharge and the equalization is reduced and the current consumption due to sensing with higher sensitivity than needed can be suppressed.



# LEGAL STATUS

[Date of request for examination]

10.09.1999

[Date of sending the examiner's decision of

23.10.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平7-65580

(43)公開日 平成7年(1995)3月10日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 11/41

G11C 11/34

Τ.

## 審査請求 未請求 請求項の数 6 OL (全 13 頁)

(21)出願番号

(22)出願日

特願平5-214118

平成5年(1993)8月30日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 白石 竹虎

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 藤山 等章

神奈川県相模原市宮下一丁目1番57号 三

菱電機株式会社相模事業所内

(74)代理人 弁理士 高田 守


### (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

(目的) ビット線あるいはセンスアンプに流れる電流 を低減した半導体記憶装置を得ることを目的とする。

【構成】 アドレス信号11が与えられるアドレス変化検出回路8が設けられ、Yセレクタ32には、センス感度を変更するセンス感度変更手段7が接続され、プリチャージ回路5のゲート電極にはブリチャージ制御回路51が接続され、イコライズ回路6のゲート電極にはイコライズ制御回路61が接続されている。プリチャージ制御回路51およびイコライズ制御回路61およびラッチ73にはアドレス変化検出回路8からXアドレス一致信号81が与えられる。

【効果】 アドレス変化がない場合にはプリチャージおよびイコライズが行われず、プリチャージおよびイコライズに伴う電流消費が低減され、かつ、必要以上の高感度センスによる電流消費を抑制することができる。



#### 【特許請求の範囲】

【請求項 l 】 アドレス信号に従ってワード線を選択する第 l のデコーダと、

前記アドレス信号に従ってビット線対を選択する第2の デコーダと.

前記ビット線対をプリチャージするプリチャージ回路 ム

前記ビット線対をイコライズするイコライズ回路とを備える半導体記憶装置において、

前記第1のデコーダでデコードされるアドレス信号の変 10 化を検出するアドレス変化検出回路と、

前記アドレス変化検出回路のアドレス変化検出時に前記 プリチャージ回路およびイコライズ回路を動作させるプ リチャージ制御回路およびイコライズ制御回路とを備え た半導体記憶装置。

【請求項2】 アドレス信号に従ってワード線を選択する第1のデコーダと、

前記アドレス信号に従ってビット線対を選択する第2の デコーダと、

前記ビット線対をプリチャージするプリチャージ回路 と

前記ビット線対をイコライズするイコライズ回路とを備 える半導体記憶装置において、

前記第1のデコーダでデコードされるアドレス信号の変化を検出するアドレス変化検出回路と、

前記アドレス変化検出回路のアドレス変化検出時に前記 プリチャージ回路およびイコライズ回路を動作させるプ リチャージ制御回路およびイコライズ制御回路と、

前記フリチャージ制御回路およびイコライズ制御回路の 動作に連動し、前記ピット線対の信号を、センス感度を 変更して増幅するセンス感度変更手段とを備えた半導体 記憶装置。

【請求項3】 前記センス感度変更手段がセンス感度の 異なる2以上のセンスアンプを備えることを特徴とする 請求項2記載の半導体記憶装置。

【請求項4】 前記センス感度変更手段が、センス感度 に係るトランジスタの個数を増減することでセンス感度 を変更させるセンスアンプを備えることを特徴とする請 求項2記載の半導体記憶装置。

【請求項5】 アドレス信号に従ってワード線を選択す 40 る第1のデコーダと、

前記アドレス信号に従ってビット線を選択する第2のデ コーダと、

前記ビット線をプリチャージするプリチャージ回路とを 備える半導体記憶装置において、

前記第1のデコーダでデコードされるアドレス信号の変化を検出するアドレス変化検出回路と、

前記アドレス変化検出回路のアドレス変化検出時に前記 プリチャージ回路およを動作させるプリチャージ制御回 路とを備えた半導体記憶装置。 【請求項6】 アドレス信号に従ってワード線を選択する第1のデコーダと、

前記アドレス信号に従ってビット線を選択する第2のデ コーダと、

前記ビット線をプリチャージするプリチャージ回路とを 備える半導体記憶装置において、

前記第1のデコーダでデコードされるアドレス信号の変化を検出するアドレス変化検出回路と、

前記アドレス変化検出回路のアドレス変化検出時に前記 プリチャージ回路を動作させるプリチャージ制御回路

前記プリチャージ制御回路の動作に連動し、前記ビット 線の信号を、センス感度を変更して増幅するセンス感度 変更手段とを備えた半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に関し、 特に消費電流を低減した半導体記憶装置に関する。 【0002】

20 【従来の技術】図12は従来の半導体記憶装置として、 昭和63年電子情報通信学会春期全国大会講演論文集に 記載された、24ビット浮動小数点信号処理プロセッサ mSP2の2ポートRAMを、動作説明の便宜を図るた めシングルポートRAMに改めた回路図である。(昭和 63年電子情報通信学会春期全国大会講演論文集C-2 75参照)。

【0003】従来は、マイクロプロセッサのように、同一チップ上にクロックに同期して動作するロジック回路を含むメモリ(同期型記憶装置)の場合、タイミング設計の容易性からクロック信号をブリチャージやセンスアンプイネーブルのタイミング制御に用いていた。

【0004】図12において、プリチャージ回路5がイコライズ回路6を介してビット線42によって、複数のメモリセル41で構成されるメモリセルアレイ4に接続されている。ことでビット線42は2本1組で対になったビット線対が複数集まって形成されている。

【0005】メモリセルアレイ4には、Yセレクタ制御信号線31によってYデコーダ3に接続されたYセレクタ32がビット線42によって接続され、Yセレクタ32にはセンスアンプ70およびライトドライバ9が1/〇線対33で接続され、Xデコーダ2がワード線21によって接続されている。Xデコーダ2およびYデコーダ3にはアドレスラッチ1が接続されている。

【0006】入力としては、プリチャージ回路5 および イコライズ回路6のゲート電極と、アドレスラッチ1 お よびXデコーダ2にはクロック信号T0が与えられ、セ ンスアンプ70にはクロック信号T2が与えられ、ライ トドライバ9にはクロック信号T3が与えられる。ここで、クロック信号T1はワード線21の立ち上げからセ ンスアンプ70がセンスを開始するまでの期間を確保す

2

10

3

るために使用される信号であり、メモリの制御には直接 関与しない信号である。とれらクロック信号T0~T3 は非重複クロックである。また、アドレスラッチ1には アドレス信号11が与えられる。ライトドライバ9には ライトデータ信号91が入力される。出力としては、セ ンスアンプ70から出力信号74が出力される。

【0007】次に動作について説明する。このメモリは非重複4相クロックで動作する。従って1アクセスサイクルをクロック信号T0、T1、T2、T3が与えられる4つの期間に区分することができる。

【0008】まずクロック信号T0が与えられる期間においては、プリチャージ回路5がオンすることによりビット線42のプリチャージが行われ、イコライズ回路6がオンすることによりビット線42のイコライズが行われる。また同じタイミングで1/〇線対33に対してもプリチャージ及びイコライズが行われる。また、クロック信号T0が与えられる期間にアドレスのデコードが行われ、Xデコーダ2によりワード線21が選択され、Yデコーダ3によりYセレクタ制御信号線31の選択が行われる。

【0009】ワード線21はクロック同期で動作し、クロック信号T0の立ち下がりで立ち上がり、T0の立ち上がりで立ち下がる。ワード線21が立ち上がるとワード線21に接続されているメモリセル41のデータがビット線42に出力される。ビット線42に出力されたデータはYセレクタ32を介してセンスアンプ70に入る。センスアンプ70はクロック信号T2でイネーブルとなり出力信号74を出力する。

【0010】データの書き込みはクロック信号T3の期間に行なわれる。との期間にライトドライバ9がイネー 30 ブルとなり、Yセレクタ32およびビット線42を介してメモリセルアレイ4上のメモリセル41にデータが書き込まれる。

【0011】 ことで、メモリセルアレイ4のアドレスが図3のようにマッピングされているとする。 Xデコーダ2はアドレスの上位側 (MSB側) の10ビットをデコードし、Yデコーダ3は下位側 (LSB側) の2ビットをデコードする。仮にアドレスが0から1、2、3、4…とインクリメントした場合、0から3まではYデコーダ3に入るアドレスのみが変化し、Xデコーダ2に入るアドレスは変化せず、アドレスが3から4に変化する時点でXデコーダ2に入るアドレスが変化し、その後4から7まではXアドレスは変化しない。以後この動作が繰り返される。

[0012]

【発明が解決しようとする課題】従来の同期型記憶装置などの半導体記憶装置は以上のように構成されているので、たとえば0番地、1番地の順序でメモリを読み出す場合、0番地のメモリセル41と1番地のメモリセル41が同じワード線21につながっていることから、0番 50

地を読み出す時点で1番地のデータも0番地のビット線 42とは異なるビット線42に読み出されている。しか るに次に1番地を読み出す時に、既に読み出している1 番地のデータをプリチャージ及びイコライズによりキャ ンセルして、再度同じデータを読み出すことになる。即 ち従来例では不用なプリチャージ及びイコライズを繰り 返すことにより無駄な電流が消費されるという問題があ った。さらに従来例では同一ワード線21につながるメ モリ41を連続して読み出す場合に、プリチャージ及び イコライズによりビット線42の初期化をしない場合、 ワード線21のアクティブな時間が長くなるためビット 線42の電位振幅が大きくなり、ビット線42の電位振 幅が小さい場合に合わせて髙感度のセンスアンプを使用 していると必要以上に速くデータを出力することにな る。一般にセンスアンプの感度を下げると電流消費が小 さくなるとされているので、必要以上に高感度のセンス アンプでセンスすることは電流消費を増大させる行為と

【0013】本発明は以上のような問題を解決するため 20 になされたもので、ビット線あるいはセンスアンプに流 れる電流を低減した半導体記憶装置を得ることを目的と する。

[0014]

【課題を解決するための手段】本発明に係る半導体記憶装置の第1の態様は、アドレス信号に従ってワード線を選択する第1のデコーダと、前記アドレス信号に従ってビット線対を選択する第2のデコーダと、前記ピット線対をブリチャージするプリチャージ回路と、前記ピット線対をイコライズするイコライズ回路とを備える半導体記憶装置において、前記第1のデコーダでデコードされるアドレスで化検出回路のアドレス変化検出回路と、前記アドレス変化検出回路のアドレス変化検出時に前記ブリチャージ回路およびイコライズ回路を動作させるプリチャージ制御回路およびイコライズ制御回路とを備えている。

【0015】本発明に係る半導体記憶装置の第2の態様は、アドレス信号に従ってワード線を選択する第1のデコーダと、前記アドレス信号に従ってビット線対を選択する第2のデコーダと、前記ビット線対をブリチャージするプリチャージ回路と、前記ピット線対をイコライズ可路とを備える半導体記憶装置において、前記第1のデコーダでデコードされるアドレス信号の変化を検出するアドレス変化検出回路と、前記アドレス変化検出回路のアドレス変化検出時に前記プリチャージ回路およびイコライズ制御回路と、前記プリチャージ制御回路およびイコライズ制御回路と、前記プリチャージ制御回路およびイコライズ制御回路の動作に連動し、前記ピット線対の信号を、センス感度を変更して増幅するセンス感度変更手段とを備えている。

0 【0016】本発明に係る半導体記憶装置の第3の態様

は、前記センス感度変更手段がセンス感度の異なる2以上のセンスアンプを備えることを特徴とする。

【0017】本発明に係る半導体記憶装置の第4の態様は、前記センス感度変更手段が、センス感度に係るトラ、ンジスタの個数を増減することでセンス感度を変更させるセンスアンプを備えることを特徴とする。

【0018】本発明に係る半導体記憶装置の第5の態様は、アドレス信号に従ってワード線を選択する第1のデコーダと、前記アドレス信号に従ってビット線を選択する第2のデコーダと、前記ビット線をプリチャージする 10プリチャージ回路とを備える半導体記憶装置において、前記第1のデコーダでデコードされるアドレス信号の変化を検出するアドレス変化検出回路のアドレス変化検出回路のアドレス変化検出時に前記プリチャージ回路およを動作させるプリチャージ制御回路とを備えている。

【0019】本発明に係る半導体記憶装置の第6の態様は、アドレス信号に従ってワード線を選択する第1のデコーダと、前記アドレス信号に従ってビット線を選択する第2のデコーダと、前記ピット線をプリチャージする 20プリチャージ回路とを備える半導体記憶装置において、前記第1のデコーダでデコードされるアドレス信号の変化を検出するアドレス変化検出回路と、前記アドレス変化検出回路のアドレス変化検出時に前記プリチャージ回路を動作させるプリチャージ制御回路と、前記プリチャージ制御回路の動作に連動し、前記ピット線の信号を、センス感度を変更して増幅するセンス感度変更手段とを備えている。

[0020]

【作用】本発明に係る半導体記憶装置の第1の態様によ 30 れば、アドレス信号の変化を検出するアドレス変化検出 回路のアドレス変化検出時にのみ、プリチャージ制御回路およびイコライズ制御回路によりプリチャージ回路およびイコライズ回路を動作させるので、ビット線対への信号読み出しに際してアドレス変化がない場合にはプリチャージおよびイコライズが行われない。

【0021】本発明に係る半導体記憶装置の第2の態様によれば、アドレス変化検出回路のアドレス変化検出時にのみ、プリチャージ制御回路およびイコライズ制御回路によりプリチャージ回路およびイコライズ回路を動作 40 させるので、ビット線対への信号読みだしに際してアドレス変化がない場合にはプリチャージおよびイコライズが行われず、かつ、センス感度変更手段により、ビット線対への信号読み出しに際してのアドレス変化の有無に対応してセンス感度を変更して増幅するので、必要以上の高感度センスを防止することができる。

[0022] 本発明に係る半導体記憶装置の第3の態様によれば、センス感度の異なる2以上のセンスアンプを切り替えて使用することにより、ビット線対への信号読み出しに除してのアドレス変化の有無に対応して、セン

ス感度を変更して増幅することができるので、必要以上 の高感度センスを防止することができる。

【0023】本発明に係る半導体記憶装置の第4の態様によれば、センス感度に係るトランジスタの個数を増減することでセンス感度を変更させるセンスアンプにより、ビット線対への信号読み出しに際してのアドレス変化の有無に対応して、センス感度を変更して増幅することができるので、必要以上の髙感度センスを防止することができる。

【0024】本発明に係る半導体記憶装置の第5の態様によれば、アドレス信号の変化を検出するアドレス変化検出回路のアドレス変化検出時にのみ、プリチャージ制御回路によりプリチャージ回路を動作させるので、ビット線への信号読み出しに際してアドレス変化がない場合にはプリチャージが行われない。

【0025】本発明に係る半導体記憶装置の第6の態様によれば、アドレス変化検出回路のアドレス変化検出時にのみ、プリチャージ制御回路によりプリチャージ回路を動作させるので、ビット線への信号読み出しに際してアドレス変化がない場合にはプリチャージが行われず、かつ、センス感度変更手段により、ビット線への信号読み出しに際してのアドレス変化の有無に対応してセンス感度を変更して増幅するので、必要以上の高感度センスを防止することができる。

[0026]

[実施例]図1は本発明に係る半導体記憶装置の一実施例を示す回路図である。図1において、ブリチャーシ回路5がイコライズ回路6を介してビット線42によって、メモリセル41で構成されるメモリセルアレイ4に接続されている。ことでビット線42は2本1組で対になったビット線対が複数集まって形成されている。

【0027】メモリセルアレイ4には、Xデコーダ2がワード線21によって接続され、Yセレクタ制御信号線31によってYデコーダ3に接続されたYセレクタ32がビット線42によって接続されている。Xデコーダ2 およびYデコーダ3はアドレスラッチ1に接続されている

[0028] Yセレクタ32には、ビット線42の信号を、センス感度を変更して増幅するセンス感度変更手段7が接続されている。本実施例ではセンス感度の異なる2つのセンスアンブ、すなわち第1センスアンブ71および第2センスアンブ72を備え、状況に応じてどちらかに切り替えることで感度の変更を行う。センス感度変更手段7にはセンスアンブ制御ラッチ73からの制御信号Aとその反転信号Bとが与えられる。なお、センス感度変更手段7についての具体的説明は後に行う。

【0029】ブリチャージ回路5のゲート電極にはブリチャージ制御回路51が接続され、イコライズ回路6のゲート電極にはイコライズ制御回路61が接続されている

【0030】プリチャージ制御回路51およびイコライ ズ制御回路61およびセンスアンプ制御ラッチ73には アドレス変化検出回路8からXアドレス一致信号81が 与えられる。

【0031】入力としては、プリチャージ制御回路51 およびイコライズ制御回路61およびセンスアンプ制御 ラッチ73にはクロック信号φ1が与えられ、アドレス 検出回路8にはクロック信号φ1、φ2が与えられる。 また、アドレス変化検出回路8およびアドレスラッチ1 にはアドレス信号11が与えられる。出力としては、セ 10 ンス感度変更手段7を介して出力信号74が出力され

【0032】次に図1~図4を用いて動作について説明 する。本実施例は非重複2相のクロック信号φ1、φ2 に同期して動作する回路であり、本メモリの記憶容量は 4Kビットで1024行4列の構成をとる。

【0033】図1において、アドレス信号11はクロッ ク信号
φ2のタイミングでチップ内部の他のブロックあ るいはチップ外部から与えられ、アドレスラッチ1及び ではアドレス信号をクロック信号の1でラッチした後、 上位側(MSB側)の10ビットをXデコータ2へ、下 位側(LSB側)の2ビットをYデコーダ3に出力す る。Xデコーダ2は上位側10ビットをデコードし、1 024本のワード線21のうち1本を、クロック信号の 1が高電位(以後高電位を「H」、低電位を「L」と略 記)の期間だけアクティブにする。Yデコーダ3は下位 側2ビットをデコードし、4本のYセレクタ制御信号線 31のうち1本をアクティブにする。ワード線21には 1本あたり4個のメモリセル41が接続されている。ワ ード線21がアクティブになると、そのワード線に接続 された4個のメモリセルのアクセスゲートが導通し、メ モリセル41内に保持されているデータがビット線42 の4組のビット線対に出力される。ビット線42は、ク ロック信号 φ l が「H」の期間にプリチャージトランジ スタ回路5とイコライズトランジスタ回路6によって、 プリチャージ及びイコライズが行なわれ、クロック信号 φlが「H」の期間には、選択されたワード線に接続さ れたメモリセル41のデータが出力される。 Yセレクタ 32はビット線対42の4組のビット線対のうち一対を アクティブなYセレクタ制御信号線31に従って選択す る。Yセレクタ32の出力はセンス感度変更手段7に与 えられ、感度の異なるセンスアンプ71、72のうちど ちらかでセンスされ、最終的に 1 ビットのデータが出力 される。

【0034】アドレス変化検出回路8は、Xデコーダ2 に入るアドレス信号、即ち上位側10ビットのアドレス 変化を検出する。図2にアドレス変化検出回路8のブロ ック図を示す。図2に示すように、アドレス変化検出回 路8は、クロック信号 φ1、φ2の1クロックサイクル 50 速にセンスされる。センスアンプからは図4に示す

前のデータをラッチ82、83により保持し、この1ク ロックサイクル前のアドレスと現在のアドレスの比較を 比較器84でクロック信号 φ2が「H」の期間に行な う。このときアドレスが等しければXアドレス一致信号 81をアクティブにする。

8

【0035】プリチャージ制御回路51は、Xアドレス 一致信号81が非アクティブのときにクロック信号φ1 が「H」のタイミングでプリチャージ信号をプリチャー ジ回路5に送り、ビット線42のプリチャージを行う。 Xアドレス一致信号81がアクティブのときはプリチャ ージ信号が与えられずビット線42のプリチャージは行 われない。

【0036】イコライズ制御回路61についてもXアド レス一致信号81が非アクティブのときクロック信号φ 1が「H」のタイミングでイコライズ信号をイコライズ 回路6に送り、ビット線42をイコライズする。アクテ ィブのときはイコライズ信号が与えられずビット線42 のイコライズは行われない。

【0037】センスアンプ71は感度の高いセンスアン アドレス変化検出回路8に入力する。アドレスラッチ1 20 プであり、クロック信号φ1のセンスアンプ制御ラッチ 73を介したXアドレス一致信号81が非アクティブの とき、Yセレクタ32と接続されセンス動作を行なう。 センスアンプ72は感度の低いセンスアンプであり、ク Xアドレス一致信号81がアクティブのときにYセレク タ32と接続されセンス動作を行う。

> 【0038】図3に本実施例の1024行4列構成のメ モリセルアレイ4のアドレスマップを示す。一例とし て、アドレス4(n-1)、4n+1、4n+3の順で 30 アクセスする場合を図4のタイミングチャートを用いて 説明する。

【0039】アドレス信号11はクロック信号の2が 「H」のタイミングで変化する。アドレスが4(n-1) から4n+1に変化した場合((1)から(2)の 期間 } 、 X デコーダ2 に入るアドレスは (n-1) から nに変化する。従ってXアドレス一致信号81が非アク ティブ (との場合「L」) となり、プリチャージ信号お よびイコライズ信号がクロック信号 φ1 に同期して出力 され、ビット線42のプリチャージ及びイコライズが行 なわれる((3)の期間)。

【0040】クロック信号φ1が立ち下がりプリチャー ジおよびイコライズが終わると ((3)から(4)の期 間}、n行目のワード線21がアクティブ(この例の場 合「H」) になり、4個のメモリセル41のデータがそ れぞれのビット線42に出力される。このときYセレク タ32は第1列目を選択している。センスアンプはXア ドレス一致信号81が非アクティブ(この例の場合 「し」) であることから感度の高いセンスアンプ71が

選択され、第1列目のピット線42の微少な電位差が高

(4')の期間に、アドレス4n+1の1ビットのデー タが出力される。

信号11が4n+1から4n+3に変化する場合、Xデ コーダ2に入るアドレスは変化しないため、Xアドレス 一致信号81はアクティブ(この例の場合「H」)とな る。この時のアクセスは同じ行のワード線21をアクセ スするため、ビット線42の4対のビット線対には前サ イクルに読み出されたデータと同じデータが読み出され る。従ってプリチャージおよびイコライズの必要はな く、Xアドレス一致信号81がアクティブの時、プリチ ャージ信号およびイコライズ信号は与えられず、ビット 線42のプリチャージおよびイコライズは行われない ((5)の期間)。

【0042】ワード線21は前サイクルと同様に第n行 目がクロック信号

のタイミングでアクティブになる {(6)の期間}。ビット線42は前サイクルの読み出 しで電位差△V1 が生じているため、現サイクルの読み 出しではその電位差がさらに広がって AV2 となる。

【0043】Yセレクタ32は第1列目から第3列目に 20 切り替わるが、ビット線42の電位が大きく振幅してい るためセンスアンプは髙感度のものを必要としない。従 ってXアドレス一致信号81がアクティブのときは低感 度のセンスアンプ72が選択される。 データはセンスア ンプからクロック信号 φ2が「H」のタイミングで、図 4に示す(6')の期間に出力される。

【0044】この場合のアクセスタイム {(A2)の期 間 はXアドレス一致信号81が非アクティブで高感度 のセンスアンプを使った場合のアクセスタイム {(A ムとはクロック信号

ク2が立ち上がってからセンスアン プの出力が確定するまでの時間をいう。

【0045】なお、以上の説明はメモリからデータを読 み出す場合のみについて行ったが、以下に説明するよう に、データを書き込む場合についても本発明を適用する ことができる。

【0046】図5にライトドライバ9を付加した場合の 回路図を示す。図5において、Yセレクタ32からのI **/O線33にライトドライバ9が接続されている。クロ** 回路に接続され、AND回路からのライトバルス信号1 1とライトデータ91がライトドライバ9に与えられ る。その他の構成は図1で説明した第1の実施例と同様 である。

【0047】図6に書き込み時のタイミングチャートを 示す。図6において、クロック信号φ1のタイミングで 与えられたライトイネーブル信号10が、クロック信号 φ2と共にAND回路に与えられてライトパルス信号1 1を出力する。とこで、ライトイネーブル信号10はア ドレス一致信号に依存せず、書き込みを望む場合に

「H」状態とする信号である。 ライトドライバ9 はライ トパルス信号11が「H」の場合にライトデータをI/ O線33に出力し、ライトパルス信号11が「L」の場 合にはハイインピーダンス状態となる。

10

【0048】書き込み時にはライトドライバ9によっ て、Yセレクタ32を介して選択されたビット線42の 電位が振幅し、アクティブなワード線21 に選択された メモリセル41にデータが書き込まれる。この時Yセレ クタ32に選択されていないビット線42については、 ワード線21がアクティブになることによってデータが 読み出されてとになる。従来であれば同じワード線21 につながるメモリセル41に続けて書き込む場合、書き 込みを行うごとに同じデータが読み出され、そのたびに プリチャージおよびイコライズが行われていた。本発明 によって、同じワード線21つながるメモリセル41に 続けて書き込む場合にはプリチャージあるいはイコライ ズを行わないようにすることができ、電流消費を削減す るととができる。

【0049】次に、本実施例で用いたセンス感度変更手 段7について説明する。本実施例ではセンス感度の異な る2つのセンスアンプ、すなわち第1センスアンプ71~ および第2センスアンプ72を状況に応じて切り替えて 使用することで感度の変更を行った。

【0050】図7に本実施例で用いたセンス感度変更手 段7の第1例の回路図を示す。図7において、第1セン スアンプ71および第2センスアンプ72は各々同じカ レントミラー型の回路で構成され、I/O線対33のI **/〇線、バーI/〇線に接続されている。第1センスア** ンプ71および第2センスアンプ72を構成するトラン 1) の期間) とほぼ同じになる。ここで、アクセスタイ 30 ジスタのトランジスタサイズを各々について変えること で、センスアンプビとに異なったセンス感度を得ること ができ、センスアンプ制御ラッチ73からの信号Aおよ びBによって使用するセンスアンプの切り替えを行う。 【0051】図8に本実施例で用いたセンス感度変更手 段7の第2例の回路図を示す。図8において、第1セン スアンプ71は第1例と同様の構成であり、第2センス アンプ72は単なるインバータで構成され、センスアン プ制御ラッチ73からの信号AおよびBによって使用す るセンスアンプの切り替えを行う。動作は、ビット線対 ック信号φ2およびライトイネーブル信号10がAND 40 42の電位差が小さい場合は第1センスアンプ71によ ってセンスし、ビット線対42の電位差が大きく、増幅 せずとも出力信号として十分に使用できる場合には第2 センスアンプ72を使用する。センスアンプ72はイン バータなのでバーI/O線がインバータの入力に接続さ れる図9に本実施例で用いたセンス感度変更手段7の第 3例の回路図を示す。図9において、2つのセンスアン プが直列に接続されている。前段のセンスアンブはブリ センスを行うためのクロスカップル型のセンスアンプで あり、該アンプによりプリセンスを行った後に、さらに 50 後段のセンスアンプを介することにより増幅率の向上を 図る。なお、後段のセンスアンプには第1例で説明した カレントミラー型のセンスアンプなどを使用する。動作 はセンスアンプ制御ラッチ73からの信号AおよびBに よって使用するセンスアンプの切り替えを行う。ビット 線42の電位差が小さい場合には前段のクロスカップル 型のセンスアンプおよび後段のセンスアンプを作動させ てセンスを行い、ビット線42の電位差が大きい場合に は前段のクロスカップル型のセンスアンプは作動させず に後段のセンスアンプのみでセンスを行う。

【0052】つまり、前段のクロスカップル型のセンス アンプと後段のセンスアンプを接続した場合を第1セン スアンプ71とし、後段のセンスアンプのみの場合を第 2センスアンプ72と言い替えることができる。

【0053】なお、以上説明した実施例ではセンス感度 変更手段7を2つのセンスアンプで構成したが、センス アンプをさらに増して、センス感度の種類を増加させて も良い。

【0054】以上説明した実施例は以下に示すような変 形が可能である。すなわち、第1の実施例ではセンス感 度変更手段7はセンス感度の異なる2つのセンスアンプ で構成され、状況に応じてセンスアンプを切り替えて使 用することでセンス感度の変更を行っていたが、センス アンプを切り替えるのではなく、センス感度のみを直接 変更しても良い。

【0055】図10に本変形例を適用した半導体記憶装 置の回路図を示す。図10において、センス感度変更手 段7Aに与えられるセンスアンプ制御ラッチ73からの 制御信号は制御信号Bだけとなっている。その他の構成 は図1で説明した第1の実施例と同様である。

【0056】図11にセンス感度変更手段7Aの回路図 を示す。図11において、カレントミラーを構成する対 向して配置されたPチャネルトランジスタP1、P2の 各々に、NチャネルトランジスタN1、N2が直列に配 置され、NチャネルトランジスタN1、N2のソース電 極は共通して接地電位に接続されている。Nチャネルト ランジスタN1のドレイン電極とソース電極の間には直 列に接続されたNチャネルトランジスタN3およびN4 が接続され、NチャネルトランジスタN2のドレイン電 極とソース電極の間には直列に接続されたNチャネルト ランジスタN5およびN6が接続されている。 1/0線 40 対33のI/O線、バーI/O線対は各々、Nチャネル トランジスタN1、N2およびN3、N5のゲート電極 に接続され、制御信号BがNチャネルトランジスタN4 およびN6のゲート電極に与えられ、Pチャネルトラン ジスタP2のドレイン電極から出力信号74が出力され る。

【0057】動作について説明する。制御信号Bが 「H」となった場合、NチャネルトランジスタN4およ びN6が動作することでNチャネルトランジスタN1お よびN2が動作し、I/O線対33を入力とするトラン 50 ととができる。

ジスタの個数が増えてセンス感度が向上する。制御信号 Bが「L」の場合はトランジスタの個数は変わらないの でセンス感度はそのままである。

12

【0058】なお、以上説明した実施例および変形例で はXアドレス一致信号81でプリチャージ回路5および イコライズ回路およびセンス感度変更手段7を制御した が、プリチャージ回路5およびイコライズ回路の制御だ けでも電流消費を削減することができる。さらに、電流 消費の大部分をプリチャージが占めるので、プリチャー ジ回路5の制御だけでも電流消費削減の効果は大であ

【0059】また、以上説明した実施例および変形例で はビット線対でデータの転送を行う半導体記憶装置を示 したが、1本のビット線でデータの転送を行う半導体記 憶装置にも本発明を適用でる。その場合にはイコライズ 回路が不要となるので、Xアドレス一致信号81による 制御は、プリチャーシ回路5およびセンス感度変更手段 7に対して行われる。特にプリチャージによる電流消費 が多いので、プリチャージ回路5の制御だけでも電流消 費削減の効果は大である。

[0060]

30

【発明の効果】請求項1記載の半導体記憶装置によれ ば、ビット線対への信号読みだしに際してアドレス変化 があった場合にのみ、プリチャージ回路およびイコライ ズ回路を動作させるので、アドレス変化がない場合には プリチャージおよびイコライズが行われず、プリチャー ジおよびイコライズに伴う電流消費が低減される。

[0061]請求項2記載の半導体記憶装置によれば、 ビット線対への信号読み出しに際してアドレス変化があ った場合にのみ、プリチャージ回路およびイコライズ回 路を動作させるので、アドレス変化がない場合にはプリ チャージおよびイコライズが行われず、プリチャージお よびイコライズに伴う電流消費が低減され、かつ、ビッ ト線対への信号読み出しに際してのアドレス変化の有無 に対応してセンス感度を変更して増幅するので、必要以 上の髙感度センスによる電流消費を抑制することもでき る。

【0062】請求項3記載の半導体記憶装置によれば、 センス感度の異なる2以上のセンスアンプを切り替えて 使用することにより、ビット線対への信号読み出しに際 してのアドレス変化の有無に対応して、センス感度を変 更して増幅することができるので、必要以上の高感度セ ンスによる電流消費を抑制することができる。

【0063】請求項4記載の半導体記憶装置によれば、 センス感度に係るトランジスタの個数を増減することで センス感度を変更させるセンスアンプにより、ビット線 対への信号読み出しに際してのアドレス変化の有無に対 応して、センス感度を変更して増幅することができるの で、必要以上の髙感度センスによる電流消費を抑制する

[0064]請求項5記載の半導体記憶装置によれば、 ビット線への信号読み出しに際してアドレス変化があっ た場合にのみ、プリチャージ回路およびイコライズ回路 を動作させるので、アドレス変化がない場合にはプリチャージが行われず、プリチャージに伴う電流消費が低減 される。

[0065]請求項6記載の半導体記憶装置によれば、ビット線への信号読み出しに際してアドレス変化があった場合にのみ、プリチャージ回路を動作させるので、アドレス変化がない場合にはプリチャージが行われず、プ 10リチャージに伴う電流消費が低減され、かつ、ビット線への信号読み出しに際してのアドレス変化の有無に対応してセンス感度を変更して増幅するので、必要以上の高感度センスによる電流消費を抑制することもできる。

### 【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置の一実施例を示す 回路図である。

【図2】本発明に係る半導体記憶装置のアドレス変化検 出回路の回路構成図である。

【図3】本発明に係る半導体記憶装置のメモリセルのア 20 ドレスマップを示す図である。

[図4] 本発明に係る半導体記憶装置の動作を示すタイミングチャートである。

[図5]本発明に係る半導体記憶装置の一実施例に書き込み機能を付加した回路図である。

【図6】本発明に係る半導体記憶装置の書き込み動作を 示すタイミングチャートである。 \* 【図7】本発明に係る半導体記憶装置のセンス感度変更 手段の第1例を示す回路図である。

【図8】本発明に係る半導体記憶装置のセンス感度変更 手段の第2例を示す回路図である。

【図9】本発明に係る半導体記憶装置のセンス感度変更 手段の第3例を示す回路図である。

[図 1 0] 本発明に係る半導体記憶装置の実施例の変形例を示す回路図である。

【図 1 1 】本発明に係る半導体記憶装置の実施例の変形 例のセンス感度変更手段を示す回路図である。

【図12】従来の半導体記憶装置を示す回路図である。 【符号の説明】

7、7A センス感度変更手段

8 アドレス変化検出回路

51 プリチャージ制御回路

61 イコライズ制御回路

71 第1センスアンプ

72 第2センスアンプ

73 センスアンプ制御ラッチ

81 Χアドレス一致信号

82、83 ラッチ

8 4 比較器

φ1、φ2 クロック信号

A B センスアンプ制御信号


P1、P2 Pチャネルトランジスタ

N1~N6 Nチャネルトランジスタ

【図2】

サーク2 83 ラッチ ラッチ 84 比 81

【図11】




P1. P2: Pチャネルトランジスタ N1~N6: Nチャネルトランジスタ

82,83:ラッチ

84:比較器





- 7:センス感度変更手段

8:アドレス変化検出回路

51:プリチャーシ制御回路

61:イコライズ動御回路

71:第1センスアンプ


72:第2センスアンプ

73:センスアンプ制御ラッチ 81:Xアドレス一致信号

φ1. φ2:クロック信号

A, B:センスアンプ制御信号


### 【図7】




## 【図3】


4092番地	4093番地	4 0.9 4番地	4095番地
	·		
4 n番地	4 n + 1 番地	4 n + 2番地	4 n + 3 番地
4 (n-1) 福地	4 n - 3 香地	4 n-2番地	4n-1番地
4 番地	5番地	6 番地	7番地
0番地	1 番地	2番地	3番地

## [図4]






【図6】



#### [図12]



#### 【手続補正書】

【提出日】平成6年1月21日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

[0020]

【作用】本発明に係る半導体記憶装置の第1の態様によれば、ワード線を選択するアドレス信号の変化を検出するアドレス変化検出回路のアドレス変化検出時にのみ、プリチャージ制御回路およびイコライズ制御回路によりプリチャージ回路およびイコライズ回路を動作させるので、ビット線対への信号読み出しに際してアドレス変化がない場合にはプリチャージおよびイコライズが行われない。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

[0024] 本発明に係る半導体記憶装置の第5の態様 によれば、ワード線を選択するアドレス信号の変化を検 出するアドレス変化検出回路のアドレス変化検出時にの み、ブリチャージ制御回路によりブリチャージ回路を動作させるので、ビット線への信号読み出しに際してアドレス変化がない場合にはプリチャージが行われない。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

#### 【補正内容】

【0033】図1において、アドレス信号11はクロック信号の2のタイミングでチップ内部の他のブロックあるいはチップ外部から与えられ、アドレスラッチ1及びアドレス変化検出回路8に入力する。アドレスラッチ1ではアドレス信号をクロック信号の1でラッチした後、上位側(MSB側)の10ビットをXデコーダ2へ、下位側(LSB側)の2ビットをYデコーダ3に出力する。Xデコーダ2は上位側10ビットをデコードし、1024本のワード線21のうち1本を、クロック信号の1が低電位(以後高電位を「H」、低電位を「L」と略記)の期間だけアクティブにする。Yデコーダ3は下位側2ビットをデコードし、4本のYセレクタ制御信号線31のうち1本をアクティブにする。ワード線21には1本あたり4個のメモリセル41が接続されている。ワード線21がアクティブになると、そのワード線に接続

された4個のメモリセルのアクセスゲートが導通し、メモリセル41内に保持されているデータがビット線42の4組のビット線対に出力される。ビット線42は、クロック信号ゆ1が「H」の期間にプリチャージトランジスタ回路5とイコライズトランジスタ回路6によって、プリチャージ及びイコライズが行なわれ、クロック信号の加速には、選択されたワード線に接続されたメモリセル41のデータが出力される。Yセレクタ32の出力はセンス感度変更手段7に与えられ、感度の異なるセンスアンプ71、72のうちどちらかでセンスされ、最終的に1ビットのデータが出力される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0060

【補正方法】変更

【補正内容】

[0060]

【発明の効果】請求項1記載の半導体記憶装置によれば、ビット線対への信号読みだしに際して、ワード線を選択するアドレスの変化があった場合にのみ、プリチャージ回路およびイコライズ回路を動作させるので、アドレス変化がない場合にはプリチャージおよびイコライズが行われず、プリチャージおよびイコライズに伴う電流消費が低減される。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0061

【補正方法】変更

【補正内容】

【0061】請求項2記載の半導体記憶装置によれば、 ビット線対への信号読み出しに際して<u>ワード線を選択</u> するアドレスの変化があった場合にのみ、プリチャージ 回路およびイコライズ回路を動作させるので、アドレス 変化がない場合にはプリチャージおよびイコライズが行 われず、プリチャージおよびイコライズに伴う電流消費 が低減され、かつ、ビット線対への信号読み出しに際し てのアドレス変化の有無に対応してセンス感度を変更し て増幅するので、必要以上の高感度センスによる電流消費を抑制することもできる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0064

【補正方法】変更

【補正内容】

【0064】請求項5記載の半導体記憶装置によれば、ビット線への信号読み出しに際して、ワード線を選択するアドレスの変化があった場合にのみ、プリチャージ回路およびイコライズ回路を動作させるので、アドレス変化がない場合にはプリチャージが行われず、プリチャージに伴う電流消費が低減される。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0065

【補正方法】変更

【補正内容】

【0065】請求項6記載の半導体記憶装置によれば、ビット線への信号読み出しに際して、ワード線を選択するアドレスの変化があった場合にのみ、プリチャージ回路を動作させるので、アドレス変化がない場合にはプリチャージが行われず、プリチャージに伴う電流消費が低減され、かつ、ビット線への信号読み出しに際してのアドレス変化の有無に対応してセンス感度を変更して増幅するので、必要以上の高感度センスによる電流消費を抑制することもできる。